AMD își împarte lanțul de producție pentru MI500 între TSMC, GlobalFoundries și ASE, mizând pe optică „co-ambalată” (Co-Packaged Optics, CPO) ca să reducă dependența de interconectările din cupru în viitoarele „fabrici” de inteligență artificială, potrivit Wccftech. Mișcarea contează operațional: fotonica pe siliciu (transmiterea semnalelor cu lumină, prin circuite fotonice integrate) devine o componentă separată, cu furnizori dedicați, într-o generație de acceleratoare AI unde conectivitatea e la fel de critică precum cipul în sine.

Cum arată împărțirea pe furnizori

Pentru soluția CPO a viitoarelor acceleratoare Instinct MI500, AMD ar urma să folosească:

• GlobalFoundries pentru fabricarea PIC (Photonic Integrated Circuits – circuite fotonice integrate);
• ASE pentru asamblare/împachetare (packaging) a soluției CPO;
• TSMC pentru producția cipurilor MI500, despre care AMD a confirmat că vor fi realizate pe un proces „avansat” de 2 nm.

În material se menționează că AMD dezvoltă o soluție CPO „bazată pe MRM” pentru MI500, iar PIC-urile sunt partea trimisă către GlobalFoundries.

De ce CPO devine o miză pentru acceleratoarele AI

CPO (optică co-ambalată) este prezentată ca o soluție de generație următoare care:

• reduce dependența de cupru în interconectări,
• folosește lumină pentru transferul semnalelor,
• urmărește latențe mai mici și conexiuni cu lățime de bandă mare între CPU și GPU, relevante pentru infrastructura de tip „AI factory”.

Pe scurt, AMD tratează conectivitatea ca pe un „subansamblu” strategic, nu doar ca pe o problemă de rețea la nivel de sistem.

Contextul competitiv: NVIDIA accelerează trecerea la CPO

În același context, publicația notează că și NVIDIA ar lucra la propriile PIC-uri CPO pentru acceleratoarele Vera Rubin, cu TSMC pentru PIC și SPIL pentru packaging, iar asamblarea ar urma să fie făcută la Foxconn Industrial Internet (Industrial Fulian). Pentru „Rubin Ultra”, CPO ar fi prioritar față de NPO (Near-Package Optics), iar pe generația „Feynman” NVIDIA ar urma să adopte pe deplin CPO, eliminând nevoia de NPO.

Ce mai știm despre MI500 (din informațiile disponibile)

Wccftech mai indică faptul că:

• MI500 va folosi arhitectura CDNA 6 (în timp ce MI400 ar folosi CDNA 5);
• MI500 va utiliza memorie HBM4E, cu o lățime de bandă menționată ca fiind peste 19,6 TB/s (valoare asociată HBM4 pe MI400, în material);
• denumirea „Instinct” nu ar urma să treacă la „UDNA” pentru aceste GPU-uri, contrar unor relatări anterioare;
• lansarea MI500 este plasată în 2027.

Unele elemente (inclusiv detalii despre implementarea exactă a CPO și calendarul intermediar) sunt prezentate ca „pe baza celor mai recente informații”, deci rămân de confirmat oficial în totalitate.