AMD$467.51+14.67%TSM$404.34+2.93%AAPL$308.88+3.90%

AMD începe producția pe 2 nm pentru procesoarele EPYC Venice, un pas care poate schimba costurile și disponibilitatea cipurilor pentru centrele de date, pe fondul competiției pentru capacitate la TSMC și al tranziției industriei către o nouă arhitectură de tranzistori, potrivit Interesting Engineering.

AMD a anunțat „production ramp” (creșterea treptată a volumelor de fabricație) pentru viitoarea generație de procesoare de server EPYC, cu numele de cod Venice, despre care spune că este primul cip de calcul de înaltă performanță din industrie care intră în producție folosind tehnologia de fabricație pe 2 nanometri (N2) a Taiwan Semiconductor Manufacturing Company (TSMC). Producția ar urma să înceapă la fabrica TSMC din Taiwan, cu planuri ca, ulterior, să fie replicată și la unitatea din Arizona, în linie cu obiectivul AMD de a-și diversifica geografic amprenta de producție.

De ce contează: randamentele pe 2 nm pot influența prețul și livrările către clienți

Trecerea la un nod nou de fabricație este relevantă nu doar prin performanță, ci și prin efectele asupra costului per cip și a ritmului de livrare. Publicația notează că ratele de randament (procentul de cipuri funcționale obținute pe o plachetă de siliciu) tind să se îmbunătățească în primele 12–18 luni ale unei creșteri de producție. Pentru un procesor de server, care poate avea o suprafață mare a cristalului, randamentul devine un factor direct în costul unitar și, implicit, în strategia de preț față de rivali.

În paralel, AMD intră devreme pe N2 într-un moment în care aceeași capacitate ar putea fi disputată de clienți cu volume foarte mari. Interesting Engineering menționează că Apple este „așteptată pe scară largă” să folosească N2 pentru viitoarele procesoare din iPhone 18, ceea ce ar putea influența alocarea de plachete și calendarele de livrare.

Ce aduce Venice în foaia de parcurs EPYC

Venice urmează generațiilor Genoa (5 nm) și Turin (3 nm) din linia EPYC. Potrivit anunțului AMD citat de publicație, Venice intră acum în etapa de „production ramp”, care de regulă precede cu câteva luni livrările de mostre către clienți și disponibilitatea generală.

În același material sunt menționate câteva repere tehnice pentru Venice:

• până la 256 de nuclee;
• lățime de bandă a memoriei de 1,6 TB/s;
• creștere de performanță de 1,7 ori față de generația anterioară Turin.

AMD nu a comunicat, deocamdată, frecvențele finale și valorile TDP (puterea termică proiectată, un indicator folosit pentru dimensionarea răcirii și alimentării).

Schimbarea tehnologică din spatele „2 nm”: trecerea la GAA

TSMC N2 este descris ca prima generație a companiei care trece de la FinFET la tranzistori „gate-all-around” (GAA) de tip nanosheet, o schimbare de arhitectură la nivel de siliciu, nu doar o micșorare a dimensiunilor. În termeni practici, GAA ar permite un control electrostatic mai bun, cu efecte precum reducerea curenților de scurgere și performanță mai bună la același consum, aspecte importante în centrele de date, unde limitele termice sunt stricte.

Ce urmează: întrebări deschise înainte de disponibilitatea generală

Publicația indică mai multe necunoscute care vor conta pentru adopția în centrele de date:

• compatibilitatea de platformă: AMD nu a confirmat dacă Venice păstrează socket-ul SP5 folosit de Turin sau introduce unul nou, ceea ce ar impune reproiectări de plăci de bază;
• suportul de memorie și extindere (de exemplu, dacă rămâne doar DDR5 sau include opțiuni precum CXL 3.0);
• cerințele de alimentare și răcire, deoarece densitatea mai mare poate complica disiparea căldurii în infrastructuri existente, mai ales în configurații răcite cu aer.

Pe partea de produse conexe, AMD afirmă că platforma sa Helios la nivel de rack, care combină procesoarele Venice cu acceleratorul Instinct MI450X, este „pe drumul cel bun” pentru implementări de ordinul „multi-gigawatt” din a doua jumătate a lui 2026. Compania mai spune că va continua extinderea portofoliului pe 2 nm cu procesoarele Verano, ca succesor pentru Venice.