MU$1,020.45+10.56%

Samsung a obținut primele plăci funcționale DRAM sub 10 nm, un pas care poate accelera trecerea la generația următoare de memorii și poate influența competiția din industrie, potrivit Notebook, care citează presa sud-coreeană.

Din informațiile din industrie, Samsung Electronics ar fi produs luna trecută plăci realizate pe procesul „10a” și ar fi confirmat, în etapa de verificare a caracteristicilor cipurilor, existența unor „plăci de lucru” (work wafers) – adică porțiuni de cipuri tăiate din plăci care funcționează conform proiectării. În dezvoltarea de semiconductori, obținerea unor astfel de rezultate este un semnal că direcția de design și proces este corectă, urmând etapele de creștere a randamentului (yield) și validare a fiabilității.

Ce înseamnă „10a” și de ce contează

În DRAM, generațiile „10 nm” sunt împărțite, în mod uzual, în 1x, 1y, 1z, 1a, 1b, 1c, 1d. Publicația notează că „10a” ar fi următorul pas după 1d și primul nod sub 10 nm, iar experții ar estima o lățime reală a liniilor de circuit de aproximativ 9,5–9,7 nm.

Practic, reușita ar indica depășirea a ceea ce materialul numește „blestemul de 10 nm” în DRAM – dificultatea de a micșora în continuare dimensiunile fără pierderi majore de performanță sau fiabilitate.

Schimbarea de arhitectură: 4F² și tranzistor cu canal vertical

Cheia tehnică a progresului ar fi adoptarea simultană a două elemente:

• celulă DRAM de 4F² (față de 6F² anterior), adică o micșorare a suprafeței celulei;
• VCT (vertical channel transistor), o arhitectură în care condensatorul este plasat deasupra tranzistorului, schimbând aranjarea clasică în care cele două „consumau” separat suprafață în celulă.

Notebook menționează că, teoretic, trecerea la 4F² ar permite cu 30% până la 50% mai multe celule în aceeași suprafață de cip, ceea ce poate ajuta la creșterea capacității și vitezei și la reducerea consumului de energie. VCT ar fi introdus tocmai pentru a face posibilă integrarea porții, canalului și condensatorului în celula micșorată.

Materiale și integrare: de la siliciu la IGZO și „wafer-to-wafer bonding”

Odată cu noua arhitectură, Samsung ar fi schimbat și materiale și metode de integrare:

• materialul canalului ar fi trecut de la siliciu la oxid de indiu-galiu-zinc (IGZO), pentru a reduce curenții de scurgere (leakage) și a păstra caracteristicile de retenție a datelor în celule mai mici;
• circuitele periferice ar urma să fie fabricate pe o placă separată și conectate printr-o tehnică de lipire mixtă placă-la-placă (wafer-to-wafer hybrid bonding), într-o abordare descrisă ca soluție PUC.

Calendarul indicat și implicații competitive

Planul Samsung, așa cum este prezentat în material, este:

• în 2026: finalizarea dezvoltării DRAM 10a pe această structură;
• în 2027: testare de calitate;
• în 2028: transfer pe linie de producție de volum (mass production).

În paralel, articolul punctează diferențe de strategie la rivali: Micron ar încerca să păstreze cât mai mult designul actual; producătorii chinezi de DRAM, limitați de imposibilitatea importului de echipamente de litografie EUV, ar împinge dezvoltarea de DRAM 3D pentru a putea fabrica produse avansate cu echipamente de litografie tradiționale; SK hynix ar intenționa să aplice 4F² și VCT abia la nodul 10b, nu la 10a.

Pentru piață, semnalul principal este că obținerea unor plăci funcționale sub 10 nm poate grăbi tranziția la o nouă generație de DRAM, însă rămâne de văzut cât de repede va reuși Samsung să crească randamentul și să treacă de validările de fiabilitate până la producția de volum.