Huawei își detaliază strategia de scalare „post-Moore” pentru cipuri, mizând pe „Tau Law” ca alternativă la creșterea clasică a densității tranzistorilor, potrivit Huawei Central, care relatează despre publicarea versiunii 2 a lucrării tehnice „Tau Chip Law” și despre implicațiile ei pentru viitorul cip Kirin din 2026.

Documentul este semnat de Tingbo He, șeful unității de semiconductori Huawei, și aduce – față de versiunea 1 prezentată în mai – detalii de implementare inginerească, date de măsurare și o „foaie de parcurs” (roadmap) pentru evoluția produselor bazate pe acest cadru.

Ce schimbă „Tau Law”: progres măsurat în timp, nu în suprafața tranzistorilor

În esență, „Tau Law” propune o abordare diferită de Moore’s Law: în loc ca progresul să fie urmărit prin micșorarea tranzistorilor (și creșterea densității pe suprafață), Huawei folosește constanta de timp τ (tau) drept unitate fundamentală pentru scalare. Publicația notează că lucrarea descrie și o „teorie de scalare în timp pentru sisteme electronice multistrat”.

Această repoziționare contează operațional: sugerează că Huawei își construiește planul de evoluție a cipurilor în jurul arhitecturilor 3D și al optimizărilor de sistem, nu doar al trecerii la noduri de fabricație mai avansate.

LogicFolding și „gear ratio”: cum ar funcționa în practică

Lucrarea descrie principiile „Tau Law” prin diagrame și acoperă tehnologii precum:

• modelul spațio-temporal stratificat „Tau-layered”;
• arhitectura de proiectare „LogicFolding”;
• secțiunea transversală a interfeței (interface cross-section);
• cadrul „Unified Bus”;
• „Hi-ONE”.

Un concept cheie este „gear ratio” în LogicFolding. Conform descrierii, atunci când pasul de „hybrid bonding” (lipire hibridă, o tehnică de interconectare pentru integrare 3D) se apropie de dimensiunile cablajului metalic din stratul superior, proiectarea 3D trece la optimizare constantă la nivel de celulă, în loc să se bazeze pe optimizări la nivel de „macro-bloc”.

Huawei Central mai arată că această abordare ar permite o partiționare logică mai fină, pentru a depăși limitele stivuirii 3D tradiționale, care „stratifica” în principal pe blocuri funcționale.

Ce cifre invocă lucrarea: densitate și eficiență energetică

În material se menționează că LogicFolding împarte circuitele digitale, analogice și memoria pe niveluri stivuite și ar aduce:

• un avans „în trepte” de 55% al densității tranzistorilor;
• o creștere de 41% a eficienței energetice la un nod de fabricație fix.

Totodată, publicația notează că lucrarea include un grafic cu indicatori precum tensiune, frecvență, consum de energie, arie și densitate de putere pentru cipurile Kirin din 2026, fără a detalia în text valorile concrete ale acestor măsurători.

Context: legătura cu Kirin 2026 și ce rămâne neclar

Huawei Central reamintește că Huawei a indicat anterior că își va baza cipul Kirin din 2026 pe „Tau Law”. Versiunea 2 a lucrării adaugă, în principal, elemente de execuție și măsurare, ceea ce sugerează un pas de la concept la inginerie aplicată.

Rămâne însă neclar, din informațiile disponibile în articol, în ce măsură aceste rezultate se vor traduce în produse comerciale la scară mare și care sunt constrângerile de producție (de exemplu, capacități industriale sau lanț de aprovizionare) asociate unei astfel de arhitecturi.