Știri
Tag: hbm4e

SK Hynix își mută rapid capacitatea DRAM pe 1c nm, o pregătire directă pentru trecerea la HBM4E , iar acest lucru ar putea influența ritmul de livrare și costurile din lanțul de aprovizionare pentru memoria folosită în acceleratoarele AI, potrivit IT Home , care citează presa sud-coreeană ChosunBiz. Conform informațiilor publicate, procesul DRAM „1c nm” (a șasea generație din clasa 10 nm) ar urma să depășească „1b nm” și să devină principalul proces de fabricație DRAM al SK Hynix la începutul lui 2027. În proiecția pe trimestre, ponderea 1c nm în capacitatea totală de DRAM a companiei ar crește de la 10% în 2026 T1 la 35% în 2027 T1 (10%, 13%, 24%, 34%, 35%), în timp ce 1b nm ar ajunge la 33% la începutul lui 2027, moment în care cele două curbe „se intersectează”. De ce contează: tranziția HBM4 → HBM4E depinde de 1c nm Miza este legată de memoria HBM (High Bandwidth Memory – memorie cu lățime mare de bandă, folosită în special lângă procesoare grafice și acceleratoare pentru AI). Sursa arată că SK Hynix folosește în continuare cipuri DRAM („die”-uri) pe 1b nm în HBM4, însă pentru HBM4E ar urma să treacă la 1c nm. În acest context, construirea din timp a unei capacități suficiente pe 1c nm ar facilita o tranziție „lină” a pieței de la HBM4 la HBM4E, reducând riscul de blocaje de producție atunci când cererea se mută către noua generație. Context competitiv: unde sunt Samsung și Micron În același material sunt citate estimări din industrie potrivit cărora, la finalul lui 2026 T2, ponderea capacității DRAM de a șasea generație din clasa 10 nm ar fi de 16% pentru Samsung Electronics și 19% pentru Micron. Informațiile sunt prezentate ca estimări și proiecții ale industriei, iar calendarul exact al tranziției depinde de execuția producției și de dinamica cererii pentru HBM4E. [...]

Google își reproiectează acceleratoarele TPU pentru a rula antrenarea și inferența pe același cip , iar pentru generația TPUv9 „Triggerfish” a apelat din nou la MediaTek, potrivit Wccftech . Miza este una operațională: reducerea fragmentării între cipuri dedicate (separat pentru antrenare și pentru inferență) și simplificarea modului în care sunt comutate sarcinile de lucru în aplicații de tip „agentic AI” (modele care execută pași multipli și iau decizii pe parcurs). Ce se schimbă la TPUv9 „Triggerfish” Din informațiile citate de publicație, TPUv9 „Triggerfish” ar urma să combine capabilități de antrenare și inferență într-o singură soluție, cu câteva elemente tehnice orientate direct spre utilizare în centre de date: SRAM mai mare , menționat ca fiind de 2–3 ori față de generația anterioară, pentru a susține fluxuri de lucru mai complexe. Un „CPU tile” (o componentă CPU separată în același pachet) adăugat de MediaTek, care ar avea rolul de a gestiona comutarea sarcinilor între antrenare și inferență. Integrarea CPU-ului și a „compute die”-ului (matrița principală de calcul) în același pachet , pentru a reduce penalizările de comunicare dintre componente. Calendarul estimat și volumele invocate Wccftech, citând un raport FundaAI, notează că seria TPUv9 este așteptată să intre în producție de masă în T3 2027 , cu „Humufish” primul, urmat de „Triggerfish” în T4 2027 , iar ambele ar urma să ajungă la „volume ramp” (creștere accelerată a producției) în 2028 . În același context, publicația menționează o estimare potrivit căreia livrările totale de TPU în 2027 ar putea fi de circa 10–11 milioane de unități . Este o proiecție din surse de analiză, nu o cifră confirmată oficial de Google. Implicații pentru lanțul de aprovizionare: TSMC , Intel și ambalarea avansată Materialul mai indică o posibilă împărțire a rolurilor între producție și ambalare (packaging), într-un moment în care ambalarea avansată a devenit un blocaj pentru industria de cipuri AI: Deși au existat informații că unele TPU ar putea fi fabricate la Intel (cu un ordin de mărime de până la 3 milioane de unități, potrivit unor rapoarte anterioare), analiști citați susțin că fabricarea ar rămâne la TSMC , iar Intel ar putea prelua partea de ambalare . Pentru „Humufish”, Wccftech scrie că ar urma să fie folosit Intel EMIB (o tehnologie de interconectare în pachet), prezentată ca alternativă mai flexibilă și cu costuri mai mici față de CoWoS (o abordare 2,5D folosită pe scară largă în acceleratoarele AI). Publicația menționează și un scenariu în care Google ar putea muta o parte din capacitate către Intel Foundry , pe fondul „bottleneck”-urilor din lanțul de aprovizionare și al încărcării TSMC cu comenzi de la NVIDIA, AMD și Apple. Memorie: HBM4E pentru Triggerfish Pentru partea de memorie, articolul afirmă că: TPUv9 „Triggerfish” ar urma să folosească HBM4E ; TPUv9 „Humufish” ar urma să folosească HBM4 . HBM (High Bandwidth Memory) este memoria cu lățime de bandă foarte mare folosită în acceleratoare AI, iar trecerea la generații noi este relevantă pentru performanță și disponibilitate, în condițiile în care cererea globală rămâne ridicată. De ce contează Dincolo de numele de cod, direcția indicată de aceste informații sugerează că Google încearcă să consolideze antrenarea și inferența într-o singură platformă TPU , reducând dependența de configurații separate și optimizând comutarea sarcinilor în aplicații „agentic AI”. Dacă planul de producție (T3/T4 2027) se confirmă, următoarea etapă de urmărit va fi cum își împarte Google efectiv producția și ambalarea între TSMC și Intel, într-o piață în care capacitatea de packaging avansat a devenit la fel de critică precum fabricarea propriu-zisă. [...]