TSMC își va crește capacitatea de ambalare cu 53% până în 2027 - Estimarea ajunge la 2 milioane de plăci de siliciu pentru a răspunde cererii în creștere din sectorul AI

TSMC își accelerează extinderea capacității de ambalare avansată pentru a reduce blocajul creat de cererea de cipuri AI , iar până în 2027 ar urma să ajungă la o capacitate anuală estimată de 2 milioane de plăci de siliciu, de la 1,3 milioane în prezent, potrivit IT Home , care citează o relatare Wccftech. Creșterea implică un avans de aproximativ 53,85% și vine în contextul în care industria AI se lovește de un deficit de capacitate la nivelul ambalării avansate (etapa în care cipurile sunt integrate și interconectate pentru performanță ridicată). În special, cererea pentru cipuri AI din zona de calcul de înaltă performanță (HPC) depășește semnificativ celelalte segmente, astfel că o parte majoră din capacitate ar urma să fie direcționată cu prioritate către infrastructura de calcul pentru AI. „Nou + modernizare” pentru a câștiga timp Pentru a extinde mai rapid capacitatea, TSMC ar urma să aplice o strategie pe două direcții: construirea de facilități noi și conversia unor fabrici mai vechi de plăci de 8 inci (aprox. 20,3 cm) către linii de ambalare avansată. Rațiunea este operațională: modernizarea spațiilor existente poate scurta perioada de instalare și calibrare a echipamentelor față de ridicarea unei unități complet noi, ceea ce permite un răspuns mai rapid la deficitul din piață. În paralel, planul menționat în material indică o rețea de 7 fabrici de ambalare avansată, cu implementarea la scară largă a trei tehnologii-cheie: CoWoS, WMCM și SoIC. Extindere în SUA, cu orizont 2030 TSMC își dezvoltă și prezența de ambalare avansată în statul american Arizona , unde două fabrici de ambalare sunt planificate să intre în producție de masă în 2030. Conform informațiilor citate, acestea ar urma să acopere un gol în lanțul de producție de cipuri din SUA, în zona de ambalare. Ce tehnologii sunt vizate Materialul explică pe scurt două dintre tehnologiile menționate: CoWoS (Chip-on-Wafer-on-Substrate) : tehnologie de ambalare în care cipurile sunt conectate la substrat printr-un interpozor de siliciu; este folosită, între altele, pentru integrarea logicii cu memorie cu lățime mare de bandă (HBM), relevantă pentru acceleratoare AI. SoIC (System on Integrated Chips) : tehnologie de ambalare 3D care permite stivuirea verticală a cipurilor prin îmbinare cu cupru, cu distanțe sub 10 micrometri; oferă densitate de interconectare mai mare, dar cu provocări mai mari de disipare termică. Informațiile din articol sunt prezentate ca estimări și planuri, în baza relatării citate de IT Home. [...]