TSMC și NYCU schimbă abordarea pentru tranzistoarele 2D pe MoS₂ - strat tampon de oxid de aluminiu de 0,42 nm pentru control mai bun al curentului la dimensiuni sub-1 nm

TSMC testează o cale mai realistă spre tranzistori sub 1 nm , printr-o tehnică de „inginerie a suprafeței” canalului care ar putea reduce rezistența și îmbunătăți controlul curentului în tranzistor, potrivit Wccftech . Miza este una operațională: dacă metoda se dovedește scalabilă, ar putea simplifica una dintre cele mai dificile etape la tranzistorii 2D (depunerea uniformă a stratului izolator al porții), un blocaj major în miniaturizarea dincolo de generațiile actuale. De ce contează: limita fizică a porții la dimensiuni foarte mici În arhitecturile folosite azi pe scară largă (FinFET și GaaFET), poarta „înconjoară” canalul pentru a controla mai bine fluxul de electroni. Problema, descrisă în material, este că pe măsură ce producătorii reduc dimensiunile canalului, controlul porții devine mai dificil: când lungimea canalului se apropie de 3–5 nanometri , poarta devine mai puțin eficientă în controlul electronilor; la grosimi ale canalului sub aprox. 3 nanometri , electronii interacționează mai mult cu poarta, ceea ce crește rezistența . Aceste constrângeri explică interesul pentru tranzistori „2D” (dintr-un singur strat molecular), care pot oferi control mai bun și rezistență mai mică, permițând totodată densități mai mari de tranzistori. Ce au făcut TSMC și NYCU: un „buffer” înaintea izolatorului porții Cercetarea realizată de TSMC împreună cu National Yang Ming Chiao Tung University (NYCU) pornește de la o schimbare de abordare: în loc să se insiste pe depunerea unor materiale noi direct peste canal, echipa a „pregătit” suprafața canalului astfel încât stratul izolator să se formeze mai controlat. Concret, în experiment: canalul este din disulfură de molibden (MoS₂) , aleasă inclusiv pentru grosimea sa naturală de 0,7 nanometri ; s-a depus un strat ultrafin de aluminiu epitaxial , lăsat să oxideze, formând un strat de oxid de aluminiu de 0,42 nanometri ; peste acesta s-a adăugat apoi materialul dielectric „high-κ” (cu constantă dielectrică ridicată) oxid de hafniu (HfO₂) , folosit pentru a limita scurgerile și a îmbunătăți controlul. Rezultatul raportat: prin această inginerie a suprafeței, tranzistorul MoS₂ ar obține control mai strâns al fluxului și rezistență redusă , la un nivel comparabil cu situația în care stratul dielectric ar avea 1 nanometru . Context: de ce tranzistorii 2D sunt greu de fabricat Materialul subliniază că, la tranzistorii monostrat, depunerea tradițională a materialelor pentru poartă poate duce la un strat dielectric neuniform peste canal, din cauza proprietăților MoS₂. Tocmai această neuniformitate afectează performanța și predictibilitatea procesului, iar soluția propusă încearcă să „regularizeze” interfața înainte de depunerea dielectricului principal. Ce urmează și ce rămâne incert Wccftech prezintă rezultatele ca un pas important către tehnologii sub 1 nanometru, însă materialul nu oferă un calendar de industrializare și nici detalii despre integrarea într-un flux de fabricație la scară (randament, costuri, compatibilitate cu procesele existente). Cu alte cuvinte, progresul este relevant ca direcție tehnologică, dar impactul comercial depinde de cât de repede poate fi transformat într-un proces repetabil în producție. [...]